19 日本国特許庁(JP)

⑪ 特許出願公開

◎ 公開特許公報(A) 平3-280538

3 Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)12月11日

H 01 L 21/304

3 2 1 M

8831-4M

3 0 1 B 8831-4M

審査請求 未請求 請求項の数 2 (全6頁)

②発明の名称 半導体素子形成用基板の製造方法

②特 願 平2-81696

②出 願 平2(1990)3月29日

@発 明 者 伊 藤 辰 夫 東京都千代田区丸の内1丁目4番2号 信越半導体株式会

社内

@発 明 者 内 山 敦 雄 長野県更埴市大字屋代1393番地 長野電子工業株式会社内

@発 明 者 深 美 正 雄 長野県更埴市大字屋代1393番地 長野電子工業株式会社内

⑦出 願 人 信越半導体株式会社 東京都千代田区丸の内1丁目4番2号

⑪出 願 人 長野電子工業株式会社 長野県更埴市大字屋代1393番地

個代 理 人 弁理士 荒船 博司 外1名

明 觚 數

1. 発明の名称

半導体素子形成用基板の製造方法

2. 特許請求の範囲

(1) ベースウェーハとボンドウェーハとを直接接合して構成される半導体素子形成用基板を製造するにあたり、ボンドウェーハの径をベースウェーハの径よりも小さくし、且つボンドウェーハの下面(接合面)の面取り幅を50μm以下とし、更にベースウェーハの上面側を、接合直前状態においてベースウェーハの接合面とボンドウェーハの接合面とが同じ大きさになるように面取りしたことを特徴とする半導体素子形成用基板の製造方法。

(2) ベースウェーハとボンドウェーハの少なくとも一方の接合面に酸化膜を形成して構成されるSOI構造の半導体素子形成用基板を製造するにあたり、ボンドウェーハの径をベースウェーハの径よりも小さくし、且つボンドウェーハの下面(接合面)の面取り幅を50μm以下とし、接合

直前状態においてベースウェーハの接合面とポンドウェーハの接合面とが同じ大きさになるように したことを特徴とする半導体素子形成用基板の製造方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、ウェーハ同士を接合して構成される 半導体素子形成用基板の製造技術に関するもので、 さらに詳しくは、前記半導体素子形成用基板に用 いられるウェーハの面取り技術に関するものであ る。

[従来の技術]

半導体素子を高密度に形成した梨積回路の素子分離を容易にしたり、あるいは特にCMOS半導体素子回路のラッチアップ現象を解消するために、半導体素子形成用基板としてSOI構造が従来から提供されてきた。

かかるSOI構造を提供するために、Si 悲板の上に酸化酸(絶縁層)を形成し、更に多結晶層を折出し、レーザー等による単結晶が孵化を行な

ったり、あるいはサファイヤ基板の上にSiの多 結晶糖層を気相から熱分解反応により形成する方 法がとられてきた。

しかしながら、これらの方法によって形成された絶縁層の上のSi単結晶薄層の結晶性は満足すべきものでなかった。そこで、さらに技術的な改良が行なわれ、Siウェーハを絶縁層を介して接合し、半導体素子を形成する活性領域のSiウェーハを研磨またはエッチングによって所望の薄層にする方法が成功をおさめつつある。

また、パイポーラ半導体素子回路用に高低2層の抵抗率からなる所謂エピタキシャルウェーハが 半導体素子形成用基板として従来から使用されて きた。

かかるエピタキシャルウェーハの製造にあっては、シリコン半導体材料の場合、気相エピタキシャル法が一般に用いられ、例えばトリクロロシラン又はテトラクロロシランの熱分解または水素選元法によって低抵抗のシリコン単結晶鏡面ウェーハ上に高抵抗の同じ又は逆電導型の単結晶薄膜を

以上の温度で且つ約100㎏/cml以上の圧力で接合する方法が紹介されている。また、後者の例としては、昭和63年3月1日に日経マグロウヒル社によって発行された「日経マイクロデバイス」第92頁~第98頁に述べられている。以下、この半導体素子形成用基板について説明する。

・第3図(C)には、SOI構造を持つ半導体素 子形成用基板の一例が示されている。

この基板はウェーハーaとウェーハーbとを酸化膜Icを介して接合した後、ウェーハーbの群出面を研磨または/およびエッチング等により薄膜化することによって製造される。具体的にその製造工程を説明すれば次の通りである。

先ず、ウェーハ 1 a とウェーハ 1 b とを接合すにあたって、第 3 図(A)に示すようにポンドウェーハ 1 b の全面に熱酸化によって厚さ約 0 。 8 μ m の酸化膜 1 c を形成しておく(この場合ウェーハ 1 a の接合面も熱酸化し、ウェーハ 1 a , 1 b の接合状態で、酸化膜の厚さが全体で約 0 。 8 μ となるようにしてもよい)。そして、ウェーハ

数ミクロン成長させることによって活板が製造を 形成するための低抵抗下地からの不純物の出ている。 形成するための低抵抗下地からの不純物のは気相を介してのオートドーピングによるは の成長界面の不純物レベルが場合によては の成長界面の不純物レベルが場合による状状の のないでは を他が不可能となる欠点があるため、近年間で 変化が不可能となる欠点があるため報に明を を他が不可能となるでは のように、 のように、 のように、 のように、 のおきせた状態で加熱して が表させた状態で加熱して を他を もつける を他を を行る方法が を行る方法が

本発明との関連において、従来技術の問題点を明らかにするためにSOI構造のウェーハ接合法について、その詳細に触れる。

かかる接合法には、加圧のために単なる加重を 用いるものと静電圧力を用いるものとがあるが、 前者の例としては、例えば特開昭 4 8 − 4 0 3 7 2号公報に述べられている。本公知文献には、 S i ウェーハを酸化膜を介して重ね、約1 1 0 0 ℃

1 a とウェーハ 1 b とを重ね合せ(第 3 図(B))、その状態で炉に仕込み、N. 雰囲気中で、この重ね合せウェーハに約 5 0 0 ℃の温度で、約 3 0 0 V のパルス状の電圧を加える。これによって、ウェーハ 1 a とウェーハ 1 b が接合されることになる。このウェーハ接合体は、ウェーハ同士の結合性が強いので、従来のプロセスにそのまま流すことが可能である。

このようにして得られたウェーハ接合体のウェーハ」bをその外側から研磨または/およびエッチング等により静膜化することによって、第3図(C)に示すSOI構造の半導体素子形成用基板が製造される。

ところで、従来、このような接合法を用いて製造される半導体素子成形用基板においては、ベースウェーハ1 a、ボンドウェーハ1 b の径はほぼ等しく、しかも、その各ウェーハの上下面の周縁郎に形成される面取り部はそれぞれほぼ対称面取り形状となっていた。

つまり、第4図に示すように、ペースウェーハ

1 a の上面側の面取り部 1 1 a の面取り幅をw,、面取り深さをd,とし、下面側の面取り部 1 1 b の面取り幅をw。、面取りの深さをd。とすれば、w,=w,,d,=d,で、上面側の面取り部 1 1 a の傾斜面と上面のなす角度 θ,=arc tan (d,/w。)と、下面側の面取り部 1 1 b の傾斜面と上面とのなす角度 θ。=arc tan (d,/w。)とは互いに等しくなるように構成されていた。

また一方、ボンドウェーハ1bの上面側の面取り部12aの面取り幅をw.、面取り深さをd.とし、下面側の面取り部12bの面取り幅をw.、面取りの深さをd.とすれば、w.=w., d.=d.で、上面側の面取り部12aの傾斜面と上面のなす角度θ.=arc tan(d./w.)と、下面側の面取り部12bの傾斜面と上面とのなす角度 θ .=arc tan(d./w.)とは互いに等しくなるように構成されていた。

[発明が解決しようとする課題]

ところが、上記技術にあっては、次のような問

本発明は、かかる点に鑑みてなされたもので、 チップカケを生じ、粒子汚染その他の不具合を生ない面取り技術を提供することを目的としている。 「課題を解決するための手段〕

本願において開示される発明のうち代表的なも のの概要を説明すれば、下記のとおりである。

上記目的を達成するため、本発明では、ベースウェーハとポンドウェーハとを直接接合するか、或いは一方のみ熱酸化した後接合して構成される半導体素子形成用基板を製造するにあたり、ポンドウェーハの径をベースウェーハの径よりもものである。

[作用]

上記発明によれば、ポンドウェーハが薄層化されたときに、ポンドウェーハの下面側即ち接合面側の面取り幅が十分に小さいために、例えば鏡面

節があった。

即ち、上記半導体素子形成用基板によれば、ベ ースウェーハ1bについては、その後のレジスト **独布やエピタキシャル層の形成の際にその周縁部** にクラウンが発生しないように、上面側の面取り 部11aの面取り幅w,は、上述の如く、ある一 定以上の帽に設定されると共に、上面側の面取り 角度 θ ,もある一定値以下の値に設定されている。 かかる事情の下、従来は、接合直後辞層化開始時 においてw,=w,=w,= d,= d,= d,= d,となっており、ウェーハ」a、1bの上下面 においてそれぞれ対称形状の面取りを行なってい るので、ポンドウェーハ1bの上面を接合後研磨 などによって薄層化したときに、ポンドウェーハ 1 b の下面側の面取り部は、ベースウェーハ 1 b の上面で支持されないので、薄層化の程度によっ ては、部分的に欠落し、ポンドウェーハ1bの外 周録は微小な凹凸を生じ、後の半導体素子回路製 造工程において、チップカケを生じ、粒子汚染そ の他の不具合を生する。

研磨を用いて薄層化するにあたって、軟質の研磨 布を用いれば、ボンドウェーハの周縁が特に研磨 され、所謂ダレが生じて、ベースウェーハ上面 (接合面側) の面取りの延長として連続的な曲面 でポンドウェーハ主表面(鏡面)につながるよう になる。そして、ボンドウェーハ下側の面取り幅 が大きくなく、しかもポンドウェーハがベースウ エーハに対し直径が小さく選択されているので、 従来技術のように、ポンドウェーハの周録が欠落 したりすることはない。本発明に基くポンドウェ ーハが薄層化された後の接合ウェーハは、その断 面形状が特にその表面の研婚面において 一枚の鏡 而ウェーハと同じになる。従って本発明によれば、 直接接合の場合には、高抵抗率と低抵抗率の両ウ エーハを接合することによって、その接合面を境 にして、階段状の抵抗率変化が実現でき、且つそ の周録には、従来のエピタキシャルウェーハより も勝っても劣ることのない希望するなだらかな面 取りが形成され又SOI構造の場合にも外見的に

は直接接合の場合と同様となりホトリソエ程でホ

トレジストのクラウン現象は発生しない。

[実施例]

以下、本発明に係るSOI構造の半導体素子形成用基板の製造方法の実施例を図面に基づいて説明する。

第1図(A)~(C)にはSOI構造の当該基板の各製造工程を示す縦断面図が示されている。

この基板は、ベースウェーハ21aとそれよりも径の小さいポンドウェーハ21bとを酸化誤21cを介して接合したウェーハ接合体において、ポンドウェーハ21bを研磨または/およびエッチング等により糠貶化することによって製造される。

その際用いるペースウェーハ 2 1 a およびポンドウェーハ 2 1 b としては、予め面取りをしておいたウェーハが用いられる。

即ち、第2図に示すように、ベースウェーハ2 1 aにおいては、ベースウェーハ21 a の上面側 の面取り部31 a の面取り幅をw.、面取り深さ をd.とし、下面側の面取り部31bの面取り幅

ハ21bの上面側の面取り部32aの面取り幅を w.、面取り深さをd.とし、下面側の面取り部3 2 b の面取り幅をw。、面取りの深さをd。とすれ は、w.は例えば50μm以下、w.は例えばw. と同じとなっている。また、 d.は例えば d, (= d.) と同じにしてもよい。上面側の面取り部3 2 aの傾斜面と下面のなす角度の。= arc ta n (d./w.) は、研磨工程でチップカケが生じ ない程度であればよいが、本発明の目的からは、 極端に小さい30°でもよい。それは、研磨され 5 μ m 以下にポンドウェーハが 務層化されたとき、 周縁が欠落せずに、研磨され、逆傾斜の面ダレに スムーズに断面形状が変化するようにするためで ある。これに対し θ ,=arc tan (d,/w,)は、通常の面取りの角度でよく、0.と等しくと ってもよい。

また、ベースウェーハ 2 1 a およびポンドウェーハ 2 1 b の直径 D_{**} , D_{**} は、 $(D_{**}-w_{**})=$ $(D_{**}-w_{**})$ となるように 散定されている。

ところで、上記に示した面取り個wは理論上の

をw.、面取りの深さをd.とすれば、w.=w., d.=d.で、上面側の面取り部31aの傾斜面と 上面のなす角度θ.=arc tan (d./w.) と、下面側の面取り部31bの傾斜面と上面との なす角度θ。=arc tan (d./w.)とが等 しくなるように構成されている。なお、ペースウ ェーハ21aにおいては、その上面側の面取り幅 w.と、面取り角度 f. = arc tan (d./w 。) とは、ポンドウェーハ21bの薄膜化 (5 µ m以下)のため実質的になくなると同様になるの で、その後のレジスト数布又はもし必要ならエピ タキシャル層形成の際クラウンが発生しないよう な値に設定されている。一方、その下面側の面取 り幅w。と、面取り角度θ。 = arc tan (d. /w。)とは、その後のレジスト整布およびエピ タキシャル層形成の際におけるクラウンの発生と は関係しないので、単に、その取扱い時における 欠けが生じないような幅、角度の範囲内の値に数 定しておきさえすれば良い。

また一方、酸化膜21c形成後のポンドウェー

もので、実際には、上述したように、ウェーハ 2 1 a, 2 1 b の接合面の銃研磨の際に周辺ダレが 生じる。したがって、実際上は、面取り幅wは理 論値よりも大きくなるが、SOI構造の場合酸化 膝の厚さは 1 μ m であるので無視できる。

「発明の効果]

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

即ち、本発明によれば、ベースウェーハとを直接又は酸化膜を介して接合して 構成される半導体素子形成用基板を製造するに径 たり、ボンドウェーハの径をベースウェーハの径 よりも小さくし、且つポンドウェーの接合 面が、なースウェーがは、投合直 前状をいたが同じなるので、ボンドのであるというで、大きなくがである。 取りを行なったとしたの外間をいてないがいていた。 取りを行なったとしたの外間はにおいてなだら 取りを行なったとは、その外間はにおいてないチャントウェールとは、が必っない。 がな一体的面取り部が形成され、望ましないチャールとないのでは、、望ましないチャールとは、 プカケを生じたりすることがなく、しかも、ホトレジストの被膜又は必要な場合エピタキシャル成長を行なってもクラウンが全く発生しないなる。

4. 図面の簡単な説明

第1図(A)~(C)は本発明に係るSOI構造の半導体素子形成用基板の製造方法の実施例の各製造工程を示す図、


第2図は面取り条件を示すウェーハの一部縦断面図、


第3図(A)~(C)は従来方法の各製造工程を示す図、


第4図は第3図における半導体素子形成用基板 の面取り条件を示すウェーハの一部縦断面図であ る。


2 1 a ····ベースウェーハ、 2 1 b ····ボンド ウェーハ、 2 1 c ····酸化膜。













第 3 図

(A)



(B)



(C) 1b

第 4 図

